單項選擇題在VHDL中,PROCESS結(jié)構(gòu)內(nèi)部是由()語句組成的。
A.順序
B.順序和并行
C.并行
D.任何
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題在VHDL中,語句”FORIIN0TO7LOOP”定義循環(huán)次數(shù)為()次。
A.8
B.7
C.0
D.1
2.單項選擇題在VHDL的FOR_LOOP語句中的循環(huán)變量是一個臨時變量,屬于LOOP語句的局部量,()事先聲明。
A.必須
B.不必
C.其類型要
D.其屬性要
3.單項選擇題在VHDL中,可以用語句()表示檢測clock下降沿。
A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’
4.單項選擇題VHDL中,為目標變量賦值符號是()。
A.=:
B.=
C.<=
D.:=
5.單項選擇題下列關(guān)于CASE語句的說法不正確的是()。
A.條件句中的選擇值或標識符所代表的值必須在表達式的取值范圍內(nèi)。
B.CASE語句中必須要有WHENOTHERS=>NULL語句。
C.CASE語句中的選擇值只能出現(xiàn)一次,且不允許有相同的選擇值的條件語句出現(xiàn)。
D.CASE語句執(zhí)行必須選中,且只能選中所列條件語句中的一條
最新試題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
題型:問答題
提高溫度計檢測精度有哪些改進措施?
題型:問答題
設(shè)計一個放大電路應注意哪些原則?
題型:問答題
請論述多路選擇器(Multiplexer)的工作原理及應用。
題型:問答題
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
題型:單項選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個結(jié)構(gòu)的作用。
題型:問答題
Vivado軟件提供哪些功能?()
題型:多項選擇題
將串口通信波特率分別改為4800、19200,程序如何修改?
題型:問答題
VHDL是一種硬件描述語言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。
題型:判斷題
Quartus Ⅱ提供了哪種類型的仿真工具?()
題型:單項選擇題