單項選擇題在VHDL中,含WAIT語句的進程PROCESS的括弧中()再加敏感信號,否則則是非法的。
A.可以
B.不能
C.必須
D.有時可以
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題在元件例化語句中,用()符號實現(xiàn)名稱映射,將例化元件端口聲明語句中的信號與PORTMAP()中的信號名關聯(lián)起來。
A.=
B.:=
C.<=
D.=>
2.單項選擇題下面哪一個是VHDL中的波形編輯文件的后綴名()。
A.gdf
B.scf
C.sys
D.tdf
3.單項選擇題在VHDL中,PROCESS本身是()語句。
A.順序
B.順序和并行
C.并行
D.任何
4.單項選擇題在VHDL中,PROCESS結構內部是由()語句組成的。
A.順序
B.順序和并行
C.并行
D.任何
5.單項選擇題在VHDL中,語句”FORIIN0TO7LOOP”定義循環(huán)次數為()次。
A.8
B.7
C.0
D.1
最新試題
Vivado軟件提供哪些功能?()
題型:多項選擇題
設計一個放大電路應注意哪些原則?
題型:問答題
請簡要論述時序邏輯電路的工作原理及其在數字系統(tǒng)中的應用。
題型:問答題
提高溫度計檢測精度有哪些改進措施?
題型:問答題
當電路中電源噪聲較大時,可以采取什么措施減小電源噪聲對音頻放大器的影響?
題型:問答題
調節(jié)電路中哪些元器件的值可以改變階梯波的周期?
題型:問答題
Verilog HDL可以用于描述以下哪些元素?()
題型:單項選擇題
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
題型:單項選擇題
若階梯波電路輸出正階梯,如何改進設計?
題型:問答題
分析放大器的上下限頻率和電路中的哪些參數有關?
題型:問答題