單項(xiàng)選擇題下列標(biāo)識(shí)符中，（）是不合法的標(biāo)識(shí)符。
A.State0
B.9moon
C.Not_Ack_0
D.signal
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題以下對(duì)于進(jìn)程PROCESS的說法，正確的是：（）。
A.進(jìn)程之間可以通過變量進(jìn)行通信
B.進(jìn)程內(nèi)部由一組并行語(yǔ)句來描述進(jìn)程功能
C.進(jìn)程語(yǔ)句本身是并行語(yǔ)句
D.一個(gè)進(jìn)程可以同時(shí)描述多個(gè)時(shí)鐘信號(hào)的同步時(shí)序邏輯
2.單項(xiàng)選擇題在MAX+PLUSII集成環(huán)境下為圖形文件產(chǎn)生一個(gè)元件符號(hào)的主要作用是（）。
A.綜合
B.編譯
C.仿真
D.被高層次電路設(shè)計(jì)調(diào)用
3.單項(xiàng)選擇題在VHDL中，含WAIT語(yǔ)句的進(jìn)程PROCESS的括弧中（）再加敏感信號(hào)，否則則是非法的。
A.可以
B.不能
C.必須
D.有時(shí)可以
4.單項(xiàng)選擇題在元件例化語(yǔ)句中，用（）符號(hào)實(shí)現(xiàn)名稱映射，將例化元件端口聲明語(yǔ)句中的信號(hào)與PORTMAP（）中的信號(hào)名關(guān)聯(lián)起來。
A.=
B.：=
C.<=
D.=>
5.單項(xiàng)選擇題下面哪一個(gè)是VHDL中的波形編輯文件的后綴名（）。
A.gdf
B.scf
C.sys
D.tdf
最新試題
VHDL可以用于描述以下哪些元素？（）
題型：?jiǎn)雾?xiàng)選擇題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)？
題型：?jiǎn)柎痤}
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期？
題型：?jiǎn)柎痤}
比較直接測(cè)頻法、測(cè)周期法和等精度法等三種不同的測(cè)頻方法。
題型：?jiǎn)柎痤}
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的輸出電壓范圍？
題型：?jiǎn)柎痤}
VHDL是一種硬件描述語(yǔ)言，用于描述數(shù)字電路的結(jié)構(gòu)和行為。
題型：判斷題
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾？
題型：?jiǎn)柎痤}
Vivado提供了哪種類型的仿真工具？（）
題型：?jiǎn)雾?xiàng)選擇題
在Cadence/OrCAD PSpice中，用于表示電阻器的元件是（）。
題型：?jiǎn)雾?xiàng)選擇題
PSpice中的仿真類型可以包括（）。
題型：?jiǎn)雾?xiàng)選擇題