單項(xiàng)選擇題下列關(guān)于信號(hào)的說法不正確的是()。
A.信號(hào)相當(dāng)于器件內(nèi)部的一個(gè)數(shù)據(jù)暫存節(jié)點(diǎn)。
B.信號(hào)的端口模式不必定義,它的數(shù)據(jù)既可以流進(jìn),也可以流出。
C.在同一進(jìn)程中,對(duì)一個(gè)信號(hào)多次賦值,其結(jié)果只有第一次賦值起作用。
D.信號(hào)在整個(gè)結(jié)構(gòu)體內(nèi)的任何地方都能適用。
您可能感興趣的試卷
你可能感興趣的試題
1.名詞解釋HDL
2.名詞解釋JTAG
3.單項(xiàng)選擇題下列4個(gè)VHDL標(biāo)識(shí)符中正確的是:()。
A、10#128#
B、16#E#E1
C、74HC124
D、X_16
4.單項(xiàng)選擇題VHDL語言共支持四種常用庫,其中哪種庫是用戶的VHDL設(shè)計(jì)現(xiàn)行工作庫()。
A.IEEE庫
B.VITAL庫
C.STD庫
D.WORK工作庫
5.單項(xiàng)選擇題下列狀態(tài)機(jī)的狀態(tài)編碼,方式有“輸出速度快、難以有效控制非法狀態(tài)出現(xiàn)”這個(gè)特點(diǎn)。()
A、狀態(tài)位直接輸出型編碼
B、一位熱碼編碼
C、順序編碼
D、格雷編碼
最新試題
若階梯波電路輸出正階梯,如何改進(jìn)設(shè)計(jì)?
題型:?jiǎn)柎痤}
簡(jiǎn)述Vivado設(shè)計(jì)流程。
題型:?jiǎn)柎痤}
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
題型:?jiǎn)柎痤}
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個(gè)結(jié)構(gòu)的作用。
題型:?jiǎn)柎痤}
設(shè)計(jì)一個(gè)放大電路應(yīng)注意哪些原則?
題型:?jiǎn)柎痤}
在VHDL中,實(shí)體(Entity)用于描述什么?()
題型:?jiǎn)雾?xiàng)選擇題
Quartus Ⅱ軟件提供哪些功能?()
題型:多項(xiàng)選擇題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
題型:?jiǎn)雾?xiàng)選擇題
VHDL是一種硬件描述語言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。
題型:判斷題
請(qǐng)論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
題型:?jiǎn)柎痤}