單項選擇題從算法表述轉(zhuǎn)換到寄存器傳輸級的表述是指()。
A.自然語言綜合
B.行為綜合
C.邏輯綜合
D.版圖綜合
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題下列對HLS的說法不正確的是()。
A.高層次綜合
B.C綜合是HLS的一種
C.僅僅是一種用來做仿真的技術(shù)
D.關(guān)注系統(tǒng)級描述
2.單項選擇題Verilog Test Bench為待測模塊的所有輸出信號定義信號名和數(shù)據(jù)類型,要求其數(shù)據(jù)類型必須是()類型。
A.Reg
B.Wire
C.input
D.output
3.單項選擇題Verilog Test Bench為待測模塊的所有輸入信號定義產(chǎn)生激勵信號的信號名和數(shù)據(jù)類型,要求其數(shù)據(jù)類型必須是()類型。
A.Reg
B.Wire
C.input
D.output
4.單項選擇題ADC 0809采樣結(jié)束后需要通過LOCK向鎖存器LATCH發(fā)出鎖存信號,以便將輸出口的D[7:0]8位數(shù)據(jù)鎖存起來,下列程序當(dāng)中能夠?qū)崿F(xiàn)數(shù)據(jù)鎖存功能的是()。
A.always@(posedge LOCK)if (LOCK)REGL<=D
B.always@(posedge LOCK)if (!LOCK)REGL<=D
C.always@(posedge RST)if (!LOCK)REGL<=D
D.always@(posedge RST or posedge LOCK )if (!LOCK)REGL<=D
5.多項選擇題在同步數(shù)字系統(tǒng)設(shè)計中,優(yōu)化速度,其實是()。
A.提高系統(tǒng)時鐘頻率
B.減低組合電路復(fù)雜度
C.節(jié)省資源
D.去掉競爭冒險現(xiàn)象
最新試題
階梯波電路中比較器電路的作用如何?
題型:問答題
Quartus Ⅱ提供了哪種類型的仿真工具?()
題型:單項選擇題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
題型:問答題
Vivado軟件提供哪些功能?()
題型:多項選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個結(jié)構(gòu)的作用。
題型:問答題
簡述Vivado設(shè)計流程。
題型:問答題
請論述編碼器(Encoder)的工作原理及應(yīng)用。
題型:問答題
若階梯波電路輸出正階梯,如何改進(jìn)設(shè)計?
題型:問答題
如何解決功率放大器中功放芯片的散熱問題?
題型:問答題
提高溫度計檢測精度有哪些改進(jìn)措施?
題型:問答題