多項(xiàng)選擇題DDS信號(hào)發(fā)生器輸出頻率與哪些因素有關(guān)?()
A.PS端的工作時(shí)鐘頻率
B.相位累加器位寬
C.DDS模塊的工作時(shí)鐘頻率
D.頻率控制字
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題?進(jìn)行PS端UART外設(shè)端口配置時(shí),端口引腳的選擇由什么因素決定?()
A.SoC器件的型號(hào)
B.SoC器件的工作時(shí)鐘頻率
C.UART模塊的通信速率
D.實(shí)際的硬件電路設(shè)計(jì)
2.多項(xiàng)選擇題?調(diào)用ROM IP核時(shí),ROM存儲(chǔ)器的大小由什么參數(shù)決定?()
A.ROM的時(shí)鐘頻率
B.ROM的存儲(chǔ)深度
C.ROM端口的位寬
D.ROM的端口數(shù)量
3.多項(xiàng)選擇題?引腳約束文件可以實(shí)現(xiàn)哪些約束設(shè)置?()
A.引腳編號(hào)
B.引腳驅(qū)動(dòng)能力
C.引腳電平標(biāo)準(zhǔn)
D.引腳輸入輸出方向
4.單項(xiàng)選擇題?使用vivado環(huán)境進(jìn)行SoC系統(tǒng)開發(fā)是,哪個(gè)選項(xiàng)可以對(duì)AXI總線模塊的參數(shù)進(jìn)行配置?()
A.PS-PL Configuration
B.Clock Configuration
C.MIO Configuration
D.Peripheral I/O Pins
5.多項(xiàng)選擇題基于Vivado開發(fā)環(huán)境進(jìn)行FPGA設(shè)計(jì)的流程包括()。
A.設(shè)計(jì)實(shí)現(xiàn)
B.設(shè)計(jì)綜合
C.程序固化與驗(yàn)證
D.設(shè)計(jì)輸入
最新試題
Quartus Ⅱ軟件提供哪些功能?()
題型:多項(xiàng)選擇題
Quartus Ⅱ是一款用于什么類型的設(shè)計(jì)軟件?()
題型:?jiǎn)雾?xiàng)選擇題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
題型:?jiǎn)雾?xiàng)選擇題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的輸出電壓范圍?
題型:?jiǎn)柎痤}
Quartus Ⅱ提供了哪種類型的仿真工具?()
題型:?jiǎn)雾?xiàng)選擇題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
題型:?jiǎn)柎痤}
請(qǐng)論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
題型:?jiǎn)柎痤}
Verilog HDL可以用于描述以下哪些元素?()
題型:?jiǎn)雾?xiàng)選擇題
階梯波電路中比較器電路的作用如何?
題型:?jiǎn)柎痤}
請(qǐng)簡(jiǎn)要論述時(shí)序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型:?jiǎn)柎痤}