單項(xiàng)選擇題?使用vivado環(huán)境進(jìn)行SoC系統(tǒng)開發(fā)是，哪個(gè)選項(xiàng)可以對(duì)AXI總線模塊的參數(shù)進(jìn)行配置？（）

A.PS-PL Configuration
B.Clock Configuration
C.MIO Configuration
D.Peripheral I/O Pins


您可能感興趣的試卷

你可能感興趣的試題

1.多項(xiàng)選擇題基于Vivado開發(fā)環(huán)境進(jìn)行FPGA設(shè)計(jì)的流程包括（）。

A.設(shè)計(jì)實(shí)現(xiàn)
B.設(shè)計(jì)綜合
C.程序固化與驗(yàn)證
D.設(shè)計(jì)輸入

2.多項(xiàng)選擇題?濾波器的FPGA直接實(shí)現(xiàn)過(guò)程中，使用到的硬件設(shè)計(jì)技術(shù)包括（）。

A.計(jì)數(shù)器設(shè)計(jì)
B.流水線技術(shù)
C.乘法器設(shè)計(jì)
D.加法器設(shè)計(jì)

3.單項(xiàng)選擇題?Vivado開發(fā)環(huán)境的行為級(jí)仿真一般再（）之前即可進(jìn)行。

A.程序固化與驗(yàn)證
B.設(shè)計(jì)實(shí)現(xiàn)
C.設(shè)計(jì)綜合
D.設(shè)計(jì)輸入

4.單項(xiàng)選擇題?采用并行實(shí)例化方法設(shè)計(jì)IIR濾波器，是一種（）的優(yōu)化設(shè)計(jì)思想。

A.流水線設(shè)計(jì)思想
B.同步設(shè)計(jì)思想
C.速度面積互換思想
D.串并轉(zhuǎn)換設(shè)計(jì)思想

5.單項(xiàng)選擇題二進(jìn)制乘法運(yùn)算b=a×110110的最簡(jiǎn)形式（采用CSD編碼）可表示為（）。

A.b =a < < 5+a < < 4+a < < 2+a < < 1
B.b =a < < 6+a < < 3-a
C.b =a < < 6-a < < 3-a
D.b =a < < 5+a < < 4+a < < 3-a