A.狀態(tài)表
B.真值表
C.卡諾圖
D.電路圖
您可能感興趣的試卷
你可能感興趣的試題
A.GAL
B.PAL
C.PLA
D.PLD
A.1個(gè)
B.2個(gè)
C.3個(gè)
D.4個(gè)
A.CMOS
B.TTL
C.ECL
D.都一樣
A.1個(gè)
B.2個(gè)
C.3個(gè)
D.4個(gè)
A.0，0
B.0，1
C.1，0
D.1，1
最新試題
假定描述一個(gè)同步時(shí)序電路的最簡狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。
?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。