A.降低相位累加器N的位數(shù)
B.增大相位累加器N的位數(shù)
C.增大系統(tǒng)時(shí)鐘頻率
D.降低系統(tǒng)時(shí)鐘頻率
您可能感興趣的試卷
你可能感興趣的試題
A.相鄰兩個(gè)時(shí)鐘周期輸出波形的數(shù)據(jù)一定會(huì)變化
B.滿足頻率分辨率的情況下大大減少ROM的存儲(chǔ)容量
C.相位截?cái)嗥鲗⒗奂悠鞯妮敵鰜G棄高位、留下低位
D.輸出的波形存在諧波信號(hào)
A.singen U1(clk_50M,dataout,rst)
B.singen U1(.data(dataout),.clk (clk_50M),.rst(rst))
C.module singen(clk,data,rst)
D.singen U1(.clk (clk_50M),.data(dataout),.rst(rst))
A.轉(zhuǎn)換時(shí)間短
B.輸出相位連續(xù)
C.頻率分辨率高
D.全數(shù)字化易于集成
A.9
B.256
C.255
D.512
如圖所示,y2是?θ=2時(shí)的波形,y3的頻率為y2的2倍,則y3的?θ為()。
A.8
B.2
C.4
D.1
最新試題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
Vivado提供了哪種類型的仿真工具?()
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
當(dāng)電路中電源噪聲較大時(shí),可以采取什么措施減小電源噪聲對(duì)音頻放大器的影響?
Quartus Ⅱ軟件提供哪些功能?()
Quartus Ⅱ是一款用于什么類型的設(shè)計(jì)軟件?()
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個(gè)數(shù)?
請(qǐng)論述編碼器(Encoder)的工作原理及應(yīng)用。
VHDL可以用于描述以下哪些元素?()