多項選擇題DDS 具有（）等突出優(yōu)點。?
A.轉(zhuǎn)換時間短
B.輸出相位連續(xù)
C.頻率分辨率高
D.全數(shù)字化易于集成
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題?使用Guagle.exe來生成ROM所需的數(shù)據(jù)文件，若以數(shù)據(jù)長度為512、數(shù)據(jù)位寬為8獲得離散正弦數(shù)據(jù)，則該正弦數(shù)據(jù)的峰-峰值（最大值與最小值之差）為（）。?
A.9
B.256
C.255
D.512
2.單項選擇題
如圖所示，y2是?θ=2時的波形，y3的頻率為y2的2倍，則y3的?θ為（）。
A.8
B.2
C.4
D.1
3.單項選擇題若時鐘頻率為50MHz，正弦波包含28個數(shù)據(jù)，存儲在存儲器中，則當步長?θ=1時，即地址信號每次加1，一個時鐘周期讀一個點，則輸出信號的頻率約為（）。?
A.50MHz
B.195.3kHz
C.6.25MHz
D.390.6kHz
4.多項選擇題速度和面積折衷設(shè)計思想的常見設(shè)計技巧有（）。
A.串并轉(zhuǎn)換
B.折疊流水線與串行化
C.邏輯復制
D.乒乓操作
5.單項選擇題
圖示時序路徑中，從時鐘輸入端口到寄存器a時鐘管腳存在延遲時間Tclk1；寄存器從接收到有效上升沿后，到數(shù)據(jù)輸出到寄存器a的Q管腳的延遲時間Tco；數(shù)據(jù)從寄存器a（上級寄存器）輸出管腳Q到寄存器b（下級寄存器）的輸入管腳D之間（包括之間的組合邏輯及線路）的延遲時間Tdata，則以啟動沿作為時間起點，其數(shù)據(jù)達到時間為（）。
A.Tclk1+Tco+Tdata
B.啟動沿+Tclk1+Tco
C.啟動沿+Tclk1+Tco+Tdata
D.啟動沿+Tco+Tdata
最新試題
Vivado中，設(shè)計電路的輸入可以使用以下哪種方式？（）
題型：多項選擇題
請論述多路選擇器（Multiplexer）的工作原理及應用。
題型：問答題
當功率放大電路輸出出現(xiàn)自激振蕩時，可以采取什么方式減小自激振蕩？
題型：問答題
Vivado軟件提供哪些功能？（）
題型：多項選擇題
階梯波電路中比較器電路的作用如何？
題型：問答題
請論述譯碼器（Decoder）的工作原理及應用
題型：問答題
VHDL中的選擇（Case）語句用于根據(jù)輸入信號的值執(zhí)行不同的操作，類似于編程語言中的if語句。
題型：判斷題
比較直接測頻法、測周期法和等精度法等三種不同的測頻方法。
題型：問答題
提高溫度計檢測精度有哪些改進措施？
題型：問答題
Quartus Ⅱ是一款用于什么類型的設(shè)計軟件？（）
題型：單項選擇題