比較兩個兩位二進制數(shù)A=A1A0和B=B1B0，當A>B時輸出F=1，則F的表達式是（）
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.驅(qū)動方程簡單
B.使用觸發(fā)器的個數(shù)少
C.工作速度快
D.以上說法都不對
測得某邏輯門輸入A、B和輸出F的波形如下圖，則F（A，B）的表達式是（）
A.A
B.B
C.C
D.D
A.沒有輸入變量
B.當時的輸出只和當時電路的狀態(tài)有關，和當時的輸入無關
C.沒有輸出變量
D.當時的輸出只和當時的輸入有關，和當時的電路狀態(tài)無關
A.n個
B.2n個
C.2n-1個
A.10
B.102
C.210
D.104
最新試題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
?十進制數(shù)22.37對應的二進制數(shù)是（）。
如圖，是151的電路設計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設計（）。
?如圖所示電路論述正確的是（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。
邏輯函之間滿足（）關系。
TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
?兩個二進制數(shù)的補碼相加，有溢出的是（）。
如圖電路實現(xiàn)的邏輯函數(shù)是（）。