A.過程描述方式
B.行為描述方式
C.數據流描述方式
D.尋跡描述方式
您可能感興趣的試卷
你可能感興趣的試題
A./*...*/
B.{...}
C.begin...end
D.module...endmodule
?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
A.A =1，B =0，D =0
B.A =0，B =1，D =1
C.A =1，B =1，D =0
D.A =0，B =1，C =1
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
A.高電平，高電平
B.低電平，高電平
C.高電平，低電平
D.低電平，低電平
最新試題
在對數字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
?6位7段數碼管動態(tài)顯示模塊如圖，要求人眼看到所有數碼管同時顯示各自對應的數字，控制數碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。
?verilogHDL的基本結構中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結束方式是（）。
?verilog語法中，間隔符號主要包括（）。
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?數字頻率計采用4個數字的BCD碼計數器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）
?CG放大器的性能描述合理的是（）。
以下哪個MOS放大器組態(tài)結構最適合用在電壓信號處理系統(tǒng)的最后一級？?（）