?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現冒險現象？（）
A.A =1，B =0，D =0
B.A =0，B =1，D =1
C.A =1，B =1，D =0
D.A =0，B =1，C =1
您可能感興趣的試卷
你可能感興趣的試題
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
A.高電平，高電平
B.低電平，高電平
C.高電平，低電平
D.低電平，低電平
A.可作電壓跟隨器使用
B.可用于多級電路中做緩沖器，進行阻抗變換
C.良好的參數特性使其非常適合用于單級電壓放大
D.良好的參數特性使其非常適合用于單級電流放大
最新試題
?MOSFET源極漏極間的長度L越大，溝道長度調制效應越明顯。???
?在verilogHDL的數字表達方式用，和十進制數127表示的數字相同的表達方式有（）。
?CG放大器的性能描述合理的是（）。
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
以下哪個MOS放大器組態(tài)結構最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
現在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調用的方式進行邏輯實現中的表達式正確的是（）。
當VGS=0時，能夠導通的MOS管為（）
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?在使用verilog描述一個二選一的數據選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。