A.VD>0.5V,VD<0.7V
B.VD>0.7V,VD<0.5V
C.VD>0.7V,VD<0.7V
D.VD>0.5V,VD<0.5V
您可能感興趣的試卷
你可能感興趣的試題
A.互非
B.對偶
C.相等
D.無任何關(guān)系
A.連續(xù)變化的
B.模擬
C.離散的
D.數(shù)字
A.幾十納秒
B.幾十微秒
C.幾百微秒
D.幾十毫秒
A.幾十納秒
B.幾十微秒
C.幾十毫秒
D.幾百毫秒
A.較高轉(zhuǎn)換精度
B.極強抗50HZ干擾
C.較快的轉(zhuǎn)換速度
D.較高分辨率
最新試題
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。