單項(xiàng)選擇題以下關(guān)于CPU與主存之間增加高速緩存(Cache)的敘述中,錯(cuò)誤的是()。

A.Cache擴(kuò)充了主存儲(chǔ)器的容量
B.Cache可以降低由于CPU與主存之間的速度差異造成的系統(tǒng)性能影響
C.Cache的有效性是利用了對主存儲(chǔ)器訪問的局部性特征
D.Cache中通常保存著主存儲(chǔ)器中部分內(nèi)容的一份副本


你可能感興趣的試題

1.單項(xiàng)選擇題32位微處理器的32是指()。

A.系統(tǒng)總線的寬度為32位
B.處理的數(shù)據(jù)長度只能為32位
C.CPU字長為32位
D.通用寄存器數(shù)目為32個(gè)

2.單項(xiàng)選擇題以下關(guān)于精簡指令集計(jì)算機(jī)(RISC)指令系統(tǒng)特點(diǎn)的敘述中,錯(cuò)誤的是()。

A.對存儲(chǔ)器操作進(jìn)行限制,使控制簡單化
B.指令種類多,指令功能強(qiáng)
C.設(shè)置大量通用寄存器
D.選取使用頻率較高的一些指令,提高執(zhí)行速度

最新試題

某邏輯電路有兩個(gè)輸入端和一個(gè)輸出端,輸入端用X和Y表示,輸出端用Z表示。當(dāng)且僅當(dāng)X和y同時(shí)為1時(shí),Z才為0,則該電路的邏輯表達(dá)式為()。

題型:單項(xiàng)選擇題

空白(1)處應(yīng)選擇()

題型:單項(xiàng)選擇題

中央處理單元(CPU)不包括()。

題型:單項(xiàng)選擇題

若內(nèi)存按字節(jié)編址,用存儲(chǔ)容量為32K×8bit的存儲(chǔ)器芯片構(gòu)成地址編號A0000H至DFFFFH的內(nèi)存空間,則至少需要()片。

題型:單項(xiàng)選擇題

以下關(guān)于精簡指令集計(jì)算機(jī)(RISC)指令系統(tǒng)特點(diǎn)的敘述中,錯(cuò)誤的是()。

題型:單項(xiàng)選擇題

32位微處理器的32是指()。

題型:單項(xiàng)選擇題

以下關(guān)于CPU與主存之間增加高速緩存(Cache)的敘述中,錯(cuò)誤的是()。

題型:單項(xiàng)選擇題

計(jì)算機(jī)中,執(zhí)行一條指令所需要的時(shí)間稱為指令周期,完成一項(xiàng)基本操作所需要的時(shí)間稱為機(jī)器周期,時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期。因此()。

題型:單項(xiàng)選擇題

用()時(shí),校驗(yàn)位與信息位交叉設(shè)置。

題型:單項(xiàng)選擇題

將某ASCII字符采用偶校驗(yàn)編碼(7位字符編碼+1位校驗(yàn)碼)發(fā)送給接收方,接收方收到的8位數(shù)據(jù)中,若(),則能確定傳輸過程中發(fā)生錯(cuò)誤。

題型:單項(xiàng)選擇題