單項(xiàng)選擇題在VHDL的進(jìn)程語句格式中，敏感信號表列出的應(yīng)當(dāng)是設(shè)計(jì)電路的（）信號。

A.輸入
B.輸入和輸出
C.輸出
D.時(shí)鐘


您可能感興趣的試卷

你可能感興趣的試題

2.單項(xiàng)選擇題VHDL的WORK庫是用戶設(shè)計(jì)的現(xiàn)行工作庫，用于存放（）。

A.用戶自己設(shè)計(jì)的工程項(xiàng)目
B.公共程序
C.共享數(shù)據(jù)
D.圖形、文件

3.單項(xiàng)選擇題Quartus Ⅱ中編譯VHDL源程序時(shí)要求（）。

A.文件名和實(shí)體可以不同名
B.文件名和實(shí)體名無關(guān)
C.文件名和實(shí)體名要相同
D.不確定

4.單項(xiàng)選擇題下面哪一條命令是Quartus Ⅱ軟件中引腳鎖定的命令（）。

A．file→set project to current file
B．Assignments→Assignments Editor
C．a(chǎn)ssign→pin/location chip
D．file→create default symbol

5.單項(xiàng)選擇題下列關(guān)于信號的說法不正確的是（）。

A.信號代表物理設(shè)計(jì)中的某一條硬件連接線
B.信號的端口模式不必定義，它的數(shù)據(jù)既可以流進(jìn)，也可以流出
C.在同一進(jìn)程中，對一個(gè)信號多次賦值，其結(jié)果只有第一次賦值起作用
D.在進(jìn)程和子程序中不但能使用信號，而且能說明信號