多項(xiàng)選擇題在FPGA設(shè)計(jì)流程中,下列哪些是常用EDA工具?()
A.設(shè)計(jì)輸入器
B.仿真器
C.綜合器
D.下載器(軟件端)
E.適配器
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題下列設(shè)計(jì)流程次序說明中,哪些是正確的?()
A.設(shè)計(jì)輸入在綜合前面
B.適配早于綜合
C.仿真在設(shè)計(jì)輸入前面
D.硬件測試在下載后面
2.多項(xiàng)選擇題下列哪些是可以借助計(jì)算機(jī)上的EDA軟件來完成的?()
A.邏輯化簡
B.綜合
C.適配
D.自動(dòng)布局布線
E.焊接
F.設(shè)計(jì)分割
G.辦公自動(dòng)化
3.多項(xiàng)選擇題Verilog可以完全完成下列哪些設(shè)計(jì)層次的描述?()
A.電子系統(tǒng)級
B.RTL級
C.門級
D.版圖級物理級
4.單項(xiàng)選擇題EDA發(fā)展歷程,下列中哪個(gè)次序是對的?()
A.電子CAD→電子CAE→EDA
B.ESDA→電子CAD→電子CAE
C.CPLD→簡單PLD→FPGA
D.電子CAE→機(jī)械CAD→EDA
5.單項(xiàng)選擇題ModelSim是哪種EDA工具?()
A.綜合器
B.下載器
C.仿真器
D.適配器
最新試題
簡述Vivado設(shè)計(jì)流程。
題型:問答題
Vivado中,設(shè)計(jì)電路的輸入可以使用以下哪種方式?()
題型:多項(xiàng)選擇題
Vivado軟件提供哪些功能?()
題型:多項(xiàng)選擇題
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾?
題型:問答題
提高溫度計(jì)檢測精度有哪些改進(jìn)措施?
題型:問答題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí),可以采取什么方式減小自激振蕩?
題型:問答題
在VHDL中,實(shí)體(Entity)用于描述什么?()
題型:單項(xiàng)選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個(gè)結(jié)構(gòu)的作用。
題型:問答題
Quartus Ⅱ是一款用于什么類型的設(shè)計(jì)軟件?()
題型:單項(xiàng)選擇題
將串口通信波特率分別改為4800、19200,程序如何修改?
題型:問答題