多項選擇題Verilog可以完全完成下列哪些設(shè)計層次的描述?()
A.電子系統(tǒng)級
B.RTL級
C.門級
D.版圖級物理級
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題EDA發(fā)展歷程,下列中哪個次序是對的?()
A.電子CAD→電子CAE→EDA
B.ESDA→電子CAD→電子CAE
C.CPLD→簡單PLD→FPGA
D.電子CAE→機械CAD→EDA
2.單項選擇題ModelSim是哪種EDA工具?()
A.綜合器
B.下載器
C.仿真器
D.適配器
3.單項選擇題module cnt32(input clk,output reg[31:0]q );always @(posedge clk)q =q +1’b1;endmodule上述HDL程序是用什么語言寫的?()
A.C++
B.Java
C.Verilog
D.VHDL
5.多項選擇題關(guān)于VHDL描述風(fēng)格的說法正確的有()。
A.三種描述風(fēng)格分別適用于不同應(yīng)用場合
B.功能描述也稱行為描述,最能體現(xiàn)HDL語言的強大建模能力,應(yīng)用最廣泛
C.結(jié)構(gòu)化描述最典型的語句就是元件例化,是實現(xiàn)層次化設(shè)計頂層模塊化描述的利器
D.數(shù)據(jù)流描述適用于比較簡單的電路模塊設(shè)計
最新試題
恒流源式差分放大電路中的恒流源在電路中起什么作用?
題型:問答題
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
題型:問答題
設(shè)計一個放大電路應(yīng)注意哪些原則?
題型:問答題
請論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
題型:問答題
VHDL可以用于描述以下哪些元素?()
題型:單項選擇題
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的輸出電壓范圍?
題型:問答題
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
題型:單項選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個結(jié)構(gòu)的作用。
題型:問答題
如何權(quán)衡起振時間和波形幅度失真的矛盾?
題型:問答題
請簡要論述時序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型:問答題