問答題
某同步時序邏輯電路如圖所示。
設(shè)各觸發(fā)器的初態(tài)均為0，試畫出圖6中Q1、Q2和Z的輸出波形。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
下面圖示的電路可以實現(xiàn)（）功能。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
題型：多項選擇題
?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。
題型：單項選擇題
?設(shè)計一個mealy型的110序列檢測器，需要（）個觸發(fā)器，而設(shè)計moore型的110序列檢測器則需要（）個觸發(fā)器。?
題型：單項選擇題
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
題型：單項選擇題
一個n位的D/A換器的分辨率為（）。
題型：單項選擇題
假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。
題型：多項選擇題
在正常工作時，3-8線譯碼器74138的使能端的值為（）。
題型：單項選擇題
假定某個電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
題型：單項選擇題