下圖所示的電路為乙類推挽功率輸出級簡化電路,輸入信號Ui為正弦波,要求負(fù)載上得到的最大輸出功率為10W,器件的飽和壓降為1V,請?jiān)谙率鰳?biāo)準(zhǔn)電源電壓等級之中選一最合理的。
您可能感興趣的試卷
最新試題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
?已知Nexys4開發(fā)板外部時(shí)鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時(shí)鐘信號頻率為1Hz,若采用計(jì)數(shù)器對100MHz的外部時(shí)鐘分頻得到1Hz的秒信號,請問該計(jì)數(shù)器至少需要多少位?()
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動。
CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器,若采樣時(shí)間0.01s,那么它能夠測量的最大頻率是多少?()
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時(shí)會出現(xiàn)冒險(xiǎn)現(xiàn)象?()
?verilog語法中,間隔符號主要包括()。
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。