A.RAM
B.ROM
C.CPU
D.RAM和ROM
您可能感興趣的試卷
你可能感興趣的試題
A.8,512
B.512,8
C.18,8
D.19,8
A.DRAM
B.SRAM
C.閃速存儲(chǔ)器
D.EPROM
A.除法錯(cuò),溢出中斷,軟中斷
B.NMI
C.INTR
D.單步中斷
A.I/O端口從邏輯上講是被CPU訪問的寄存器
B.從連接形式上講,I/O端口總是與總線連接
C.一般對(duì)I/O端口的訪問只能通過專用的指令
D.I/O端口可以看作是CPU與外設(shè)交換數(shù)據(jù)的中轉(zhuǎn)站
A.當(dāng)前正在執(zhí)行的指令
B.下一條要執(zhí)行的指令
C.下一條要執(zhí)行的指令的偏移地址
D.指令中的操作數(shù)
最新試題
8086系統(tǒng)采用存儲(chǔ)器分體結(jié)構(gòu),偶地址數(shù)據(jù)由數(shù)據(jù)線()傳送,奇地址數(shù)據(jù)由數(shù)據(jù)線()傳送。
DMA控制器的工作特點(diǎn)是:在傳輸數(shù)據(jù)時(shí)不用指令,通過硬件邏輯電路用固定的順序發(fā)地址和用讀寫信號(hào)來實(shí)現(xiàn)高速數(shù)據(jù)傳輸,CPU完全不參與。
8086指令系統(tǒng)算術(shù)運(yùn)算指令一共有()條。
8086CPU段基址來源于CS、DS、SS、ES、IP。
定義字節(jié)變量的偽指令是(),匯編后,該變量以字節(jié)為單位分配存儲(chǔ)單元。
下列各項(xiàng)可作為中斷源的是()。
主要用于將二進(jìn)制數(shù)的某些位清零的位操作指令是()。
CPU執(zhí)行存儲(chǔ)器讀寫指令都有固定的時(shí)序,存儲(chǔ)器的速度與CPU不匹配,也可保證CPU讀寫存儲(chǔ)器的準(zhǔn)確性。
在8086系統(tǒng)中,一條指令最多以()個(gè)字節(jié)的代碼形式存在于存儲(chǔ)器的碼段中。
通常,數(shù)據(jù)總線寬度和計(jì)算機(jī)的()一致。