最新試題

約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會(huì)讓其發(fā)生。

題型:判斷題

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。

題型:單項(xiàng)選擇題

如圖所示,則F=()。

題型:多項(xiàng)選擇題

已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時(shí),輸出F才為1,則X,Y與F的邏輯關(guān)系為()。

題型:單項(xiàng)選擇題

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是()。

題型:多項(xiàng)選擇題

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候,當(dāng)輸入10時(shí),輸出為()。

題型:單項(xiàng)選擇題

輸出端不能直接線與的門電路有()。

題型:單項(xiàng)選擇題

?如圖所示電路論述正確的是()。

題型:多項(xiàng)選擇題

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。

題型:單項(xiàng)選擇題

要使CMOS門輸入高電平,不能使用的方法為()。

題型:單項(xiàng)選擇題