A.串并轉(zhuǎn)換
B.折疊流水線(xiàn)與串行化
C.邏輯復(fù)制
D.乒乓操作
您可能感興趣的試卷
你可能感興趣的試題
圖示時(shí)序路徑中,從時(shí)鐘輸入端口到寄存器a時(shí)鐘管腳存在延遲時(shí)間Tclk1;寄存器從接收到有效上升沿后,到數(shù)據(jù)輸出到寄存器a的Q管腳的延遲時(shí)間Tco;數(shù)據(jù)從寄存器a(上級(jí)寄存器)輸出管腳Q到寄存器b(下級(jí)寄存器)的輸入管腳D之間(包括之間的組合邏輯及線(xiàn)路)的延遲時(shí)間Tdata,則以啟動(dòng)沿作為時(shí)間起點(diǎn),其數(shù)據(jù)達(dá)到時(shí)間為()。
A.Tclk1+Tco+Tdata
B.啟動(dòng)沿+Tclk1+Tco
C.啟動(dòng)沿+Tclk1+Tco+Tdata
D.啟動(dòng)沿+Tco+Tdata
A.FIR
B.SPI
C.累加器
D.FIFO
A.避免使用延時(shí)語(yǔ)句
B.可以使用循環(huán)次數(shù)不確定的循環(huán)語(yǔ)句
C.對(duì)同一個(gè)賦值對(duì)象既能使用阻塞式賦值,又使用非阻塞式賦值
D.避免使用initial語(yǔ)句
下圖所描述的狀態(tài)機(jī)類(lèi)型為()。
A.改型米勒狀態(tài)機(jī)
B.米勒(Mealy)狀態(tài)機(jī)
C.改型摩爾狀態(tài)機(jī)
D.摩爾(Moore)狀態(tài)機(jī)
A.VGA接口通過(guò)14位信號(hào)線(xiàn)與FPGA連接
B.EGO1僅提供JTAG和SPI兩種配置方式
C.按鍵默認(rèn)為高電平
D.音頻接口輸入信號(hào)只能為PWM形式
最新試題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí),可以采取什么方式減小自激振蕩?
如何權(quán)衡起振時(shí)間和波形幅度失真的矛盾?
VHDL可以用于描述以下哪些元素?()
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
請(qǐng)論述多路選擇器(Multiplexer)的工作原理及應(yīng)用。
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
比較直接測(cè)頻法、測(cè)周期法和等精度法等三種不同的測(cè)頻方法。
VHDL是一種硬件描述語(yǔ)言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。
Quartus Ⅱ軟件提供哪些功能?()
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。