A.module
B.assign
C.always
D.initial
您可能感興趣的試卷
你可能感興趣的試題
A.主BPI配置模式數(shù)據(jù)為并行形式
B.主SPI配置比主BPI配置速度要慢
C.主SPI可以支持x1、x2、x4三種加載模式,三種加載模式加載速度不同
D.JTAG配置模式無法存儲邏輯代碼,只能在線調(diào)試
A.FPGA時鐘資源有全局時鐘網(wǎng)絡(luò)、區(qū)域時鐘網(wǎng)絡(luò)以及專有時鐘資源
B.一般情況使用普通IO作為時鐘引腳使用
C.全局時鐘網(wǎng)絡(luò)與本 區(qū)域時鐘網(wǎng)絡(luò)在本 區(qū)域延遲時間一致
D.區(qū)域時鐘網(wǎng)絡(luò)帶載能力和全局延遲不如全局時鐘引腳
A.FPGA可以靈活的對數(shù)字計算進行并行化、流水線等優(yōu)化
B.FPGA可以作為協(xié)處理器,在數(shù)據(jù)中心可以完成計算密集型和通信密集型任務(wù),以減輕CPU的壓力
C.FPGA可以方便地進行ASIC驗證
D.FPGA在圖像處理方面相較于CPU更加靈活,但功耗更高
A.完成bit文件生成之后
B.完成ZYNQ處理器設(shè)計之后
C.完成仿真驗證,確保硬件功能無誤之后
D.完成設(shè)計綜合之后
A.XC7S100
B.XC7Z100
C.XC7VX330T
D.XC7K325T
最新試題
Vivado中,設(shè)計電路的輸入可以使用以下哪種方式?()
請論述譯碼器(Decoder)的工作原理及應(yīng)用
Quartus Ⅱ提供了哪種類型的仿真工具?()
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的階梯個數(shù)?
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
PSpice中的仿真類型可以包括()。
Verilog HDL可以用于描述以下哪些元素?()
Vivado軟件提供哪些功能?()
VHDL中的選擇(Case)語句用于根據(jù)輸入信號的值執(zhí)行不同的操作,類似于編程語言中的if語句。
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?