單項選擇題always @(A,B)begin M1< =A ;M2< =B&M1;Q < =M1∣M2;end 當A和B同時從0變?yōu)?后,M1,M2與Q分別為多少?()
A.0,0,0
B.1,1,1
C.1,0,0
D.1,1,0
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題根據(jù)以下代碼if(c)x =k;else x =1’bz;,當c=0時,x的值將等于()。
A.高電平
B.低電平
C.高阻
D.未知
2.單項選擇題下列代碼t < =a ~^k;實現(xiàn)的功能為()。
A.t=ak
B.t=a同或B
C.t=a異或b
D.t左移ak位
3.多項選擇題下列哪種技術(shù)是基于JTAG技術(shù)構(gòu)建的?()
A.SignalTap II
B.ModelSim門級仿真
C.Synplify綜合器綜合技術(shù)
D.In-System Source and Probe
E.FPGA在線配置技術(shù)
F.In-System Memory Content Editor
4.多項選擇題確定采樣深度,需要考慮的有()。
A.待測信號的采樣要求
B.總的信號數(shù)量
C.存儲器資源
D.待測信號的變化頻率
5.多項選擇題下列屬于全程編譯的處理操作是()。
A.輸入文件的排錯
B.數(shù)據(jù)網(wǎng)表文件的提取
C.邏輯綜合和適配
D.輸出仿真結(jié)果
最新試題
請簡要論述時序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
題型:問答題
如何解決功率放大器中功放芯片的散熱問題?
題型:問答題
Verilog HDL可以用于描述以下哪些元素?()
題型:單項選擇題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
題型:單項選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu),并解釋每個結(jié)構(gòu)的作用。
題型:問答題
PSpice中的仿真類型可以包括()。
題型:單項選擇題
階梯波電路中比較器電路的作用如何?
題型:問答題
當電路中電源噪聲較大時,可以采取什么措施減小電源噪聲對音頻放大器的影響?
題型:問答題
Vivado軟件提供哪些功能?()
題型:多項選擇題
Quartus Ⅱ是一款用于什么類型的設(shè)計軟件?()
題型:單項選擇題