用微處理器對(duì)實(shí)數(shù)序列作譜分析，要求譜分辨率F≤50Hz，信號(hào)最高頻率1KHz，是確定以下各參數(shù)：
（1）最小記錄時(shí)間Tpmin；
（2）最大取樣時(shí)間Tmax；
（3）最少采樣點(diǎn)數(shù)Nmin；
（4）在頻帶寬度不變的情況下將頻率分辨率提高一倍的N值。
您可能感興趣的試卷
和時(shí)域離散信號(hào)x（n），求：
最新試題
對(duì)于TMS320C5416DSP而言，如果外部輸入時(shí)鐘信號(hào)（CLKIN）為16MHz，通?？梢栽谟布跏蓟瘯r(shí)配置時(shí)鐘模式寄存器（CLKMD寄存器）來(lái)對(duì)CLKIN信號(hào)進(jìn)行倍頻處理使其高速運(yùn)行。若軟件初始化時(shí)設(shè)置時(shí)鐘模式寄存器（CLKMD）的值為0x9007有效時(shí)，TMS320C5416DSP的CPU實(shí)際運(yùn)行頻率為（）
匯編語(yǔ)句：Begin：stm #0xAC，PMST 中，操作數(shù)#0xAC屬于以下哪種尋址方式？（）
系統(tǒng)在數(shù)字信號(hào)處理時(shí)的基本算法是（）。
采用C語(yǔ)言開(kāi)發(fā)C54x DSP程序時(shí)，將產(chǎn)生以下數(shù)據(jù)段和程序段，請(qǐng)問(wèn)以下數(shù)據(jù)段中哪些通常為未初始化變量保留存儲(chǔ)空間（）
C54x DSP的CPU有多個(gè)運(yùn)算單元，累加器是其重要組成部分，請(qǐng)指出以下選項(xiàng)中哪些是C54x DSP的累加器？（）
對(duì)于C54x DSP，數(shù)值0.5若采用16位Q12表示法表示時(shí)，其對(duì)應(yīng)的定點(diǎn)數(shù)為以下哪項(xiàng)？（）
離散二進(jìn)小波變換的含義是（）
單位沖擊序列Z變換的收斂域是（）。
C54x DSP具有4對(duì)8條總線，對(duì)應(yīng)不同的操作（訪問(wèn)類型）需要同時(shí)使用其中一對(duì)或幾對(duì)總線。同時(shí)完成“16數(shù)據(jù)寫(xiě)”操作時(shí)，將用到以下哪組總線？（）
信號(hào)是傳遞什么的載體？（）