填空題利用串行輸入、并行輸出的移位寄存器可以方便的實(shí)現(xiàn)（）。
您可能感興趣的試卷
你可能感興趣的試題
5.單項(xiàng)選擇題下列操作步驟中，不屬于時(shí)序仿真的為（）
A.設(shè)置仿真時(shí)間區(qū)域
B.導(dǎo)入欲觀察的信號(hào)節(jié)點(diǎn)
C.編輯激勵(lì)信號(hào)
D.設(shè)置SignalTap II的參數(shù)
最新試題
簡(jiǎn)述Vivado設(shè)計(jì)流程。
題型：?jiǎn)柎痤}
在VHDL中，實(shí)體（Entity）用于描述什么？（）
題型：?jiǎn)雾?xiàng)選擇題
Verilog HDL可以用于描述以下哪些元素？（）
題型：?jiǎn)雾?xiàng)選擇題
比較直接測(cè)頻法、測(cè)周期法和等精度法等三種不同的測(cè)頻方法。
題型：?jiǎn)柎痤}
VHDL中的選擇（Case）語(yǔ)句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作，類似于編程語(yǔ)言中的if語(yǔ)句。
題型：判斷題
Quartus Ⅱ軟件提供哪些功能？（）
題型：多項(xiàng)選擇題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的（）。
題型：?jiǎn)雾?xiàng)選擇題
VHDL中的過(guò)程（Process）是用于描述數(shù)字電路的行為和邏輯的部分，類似于編程語(yǔ)言中的過(guò)程或函數(shù)。
題型：判斷題
階梯波電路中比較器電路的作用如何？
題型：?jiǎn)柎痤}
PSpice中的仿真類型可以包括（）。
題型：?jiǎn)雾?xiàng)選擇題