您可能感興趣的試卷
你可能感興趣的試題
A.敏感條件成立或等待條件成立
B.更新進(jìn)程中的信號(hào)值
C.退出被激活的進(jìn)程
D.執(zhí)行每一個(gè)被激活的進(jìn)程,直到被再次掛起
A.帶DELAYED(time)屬性的信號(hào)
B.帶STABLE(time)屬性的信號(hào)SIGNAL
C.帶QUIET (time)屬性的信號(hào)SIGNAL
D.帶TRANSITION屬性的信號(hào)SIGNAL
A.Signal_name’EVENT
B.Signal_name’ACTIVE
C.Signal_name’FIRST_EVENT
D.Signal_name’LAST_ACTIVE
A.Array_name’LEFT(n)
B.Array_name’High(n)
C.Array_name’Middle(n)
D.Array_name’Low(n)
最新試題
在VHDL中,實(shí)體(Entity)用于描述什么?()
分析放大器的上下限頻率和電路中的哪些參數(shù)有關(guān)?
Vivado中,設(shè)計(jì)電路的輸入可以使用以下哪種方式?()
Quartus Ⅱ軟件提供哪些功能?()
VHDL中的選擇(Case)語(yǔ)句用于根據(jù)輸入信號(hào)的值執(zhí)行不同的操作,類(lèi)似于編程語(yǔ)言中的if語(yǔ)句。
請(qǐng)論述編碼器(Encoder)的工作原理及應(yīng)用。
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
Quartus Ⅱ提供了哪種類(lèi)型的仿真工具?()
在Cadence/OrCAD PSpice中,用于表示電阻器的元件是()。
將串口通信波特率分別改為4800、19200,程序如何修改?