填空題VHDL的變量（VARIABLE）是一個(gè)（），只能在進(jìn)程，函數(shù)和過程中聲明和使用。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
Quartus Ⅱ軟件提供哪些功能？（）
題型：多項(xiàng)選擇題
Quartus Ⅱ提供了哪種類型的仿真工具？（）
題型：單項(xiàng)選擇題
簡要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：問答題
恒流源式差分放大電路中的恒流源在電路中起什么作用？
題型：問答題
請論述多路選擇器（Multiplexer）的工作原理及應(yīng)用。
題型：問答題
提高溫度計(jì)檢測精度有哪些改進(jìn)措施？
題型：問答題
比較直接測頻法、測周期法和等精度法等三種不同的測頻方法。
題型：問答題
在VHDL中，實(shí)體（Entity）用于描述什么？（）
題型：單項(xiàng)選擇題
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的（）。
題型：單項(xiàng)選擇題
VHDL中的過程（Process）是用于描述數(shù)字電路的行為和邏輯的部分，類似于編程語言中的過程或函數(shù)。
題型：判斷題