填空題VHDL的信號(hào)（SIGNAL）是一種數(shù)值容器，不僅可以容納（），也可以保持（）。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
比較直接測(cè)頻法、測(cè)周期法和等精度法等三種不同的測(cè)頻方法。
題型：?jiǎn)柎痤}
簡(jiǎn)要描述Verilog HDL的基本結(jié)構(gòu)，并解釋每個(gè)結(jié)構(gòu)的作用。
題型：?jiǎn)柎痤}
Vivado中，設(shè)計(jì)電路的輸入可以使用以下哪種方式？（）
題型：多項(xiàng)選擇題
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時(shí)，可以采取什么方式減小自激振蕩？
題型：?jiǎn)柎痤}
Quartus Ⅱ軟件提供哪些功能？（）
題型：多項(xiàng)選擇題
在VHDL中，實(shí)體（Entity）用于描述什么？（）
題型：?jiǎn)雾?xiàng)選擇題
階梯波電路中比較器電路的作用如何？
題型：?jiǎn)柎痤}
VHDL可以用于描述以下哪些元素？（）
題型：?jiǎn)雾?xiàng)選擇題
提高溫度計(jì)檢測(cè)精度有哪些改進(jìn)措施？
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)放大電路應(yīng)注意哪些原則？
題型：?jiǎn)柎痤}