填空題（5E.C）16=（）2=（）8=（）10=（）8421BCD
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。
題型：單項選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：單項選擇題
?下圖邏輯單元實現(xiàn)的功能為（）。
題型：單項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
題型：單項選擇題
邏輯函之間滿足（）關(guān)系。
題型：多項選擇題
如圖電路實現(xiàn)的邏輯函數(shù)是（）。
題型：多項選擇題
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
題型：多項選擇題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：單項選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項選擇題