A.10
B.5
C.2.5
D.20
您可能感興趣的試卷
你可能感興趣的試題
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
A.或非門
B.與非門
C.異或門
D.同或門
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出
，則輸入信號(hào)應(yīng)為（）。
A.J=K=1
B.J=Q，K'=Q
C.J=Q，K=Q
D.J=Q，K=1
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
A.F=W’X’Y’+W’YZ+WYZ+W’XYZ’
B.F=W’X’Y’+W’YZ+WY’Z+WXYZ’
C.F=∑（W，X，Y，Z）（0，1，3，7，8，13，14）
D.F=∑（W，X，Y，Z）（0，1，3，7，9，13，14）
?如圖所示電路論述正確的是（）。
A.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，校驗(yàn)電路是否輸入偶數(shù)個(gè)1，當(dāng)輸入偶數(shù)個(gè)1時(shí)輸出P=1
B.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1，產(chǎn)生了奇校驗(yàn)位，如果連同P一起發(fā)送B2B2B1B0P，發(fā)送了奇數(shù)個(gè)1
C.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0，校驗(yàn)電路是否輸入偶數(shù)個(gè)1，當(dāng)輸入偶數(shù)個(gè)1時(shí)輸出P=1
D.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0，產(chǎn)生了奇校驗(yàn)位，如果連同P一起發(fā)送B2B2B1B0P，發(fā)送了奇數(shù)個(gè)1
如圖所示，則F=（）。
A.F=∑xyz（0，3，6，7）
B.F=∑zyx（0，3，6，7）
C.F=
D.F=
最新試題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）
要使CMOS門輸入高電平，不能使用的方法為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
邏輯函之間滿足（）關(guān)系。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。