A、PROCESS為一無限循環(huán)語句
B、敏感信號發(fā)生更新時啟動進(jìn)程,執(zhí)行完成后,等待下一次進(jìn)程啟動
C、當(dāng)前進(jìn)程中聲明的變量不可用于其他進(jìn)程
D、進(jìn)程由說明語句部分、并行語句部分和敏感信號參數(shù)表三部分組成
您可能感興趣的試卷
你可能感興趣的試題
A、原理圖輸入設(shè)計方法直觀便捷,很適合完成較大規(guī)模的電路系統(tǒng)設(shè)計
B、原理圖輸入設(shè)計方法一般是一種自底向上的設(shè)計方法
C、原理圖輸入設(shè)計方法無法對電路進(jìn)行功能描述
D、原理圖輸入設(shè)計方法不適合進(jìn)行層次化設(shè)計
A.提供用VHDL等硬件描述語言描述的功能塊,但不涉及實現(xiàn)該功能塊的具體電路
B.提供設(shè)計的最總產(chǎn)品——模型庫
C.以可執(zhí)行文件的形式提交用戶,完成了綜合的功能塊
D.都不是
A.①②③④
B.②①④③
C.④③②①
D.②④③①
A.CPLD是基于查找表結(jié)構(gòu)的可編程邏輯器件
B.CPLD即是現(xiàn)場可編程邏輯器件的英文簡稱
C.早期的CPLD是從FPGA的結(jié)構(gòu)擴(kuò)展而來
D.在Xilinx公司生產(chǎn)的器件中,XC9500系列屬CPLD結(jié)構(gòu)
A、硬件IP
B、固件IP
C、軟件IP
D、都不是
最新試題
Vivado軟件提供哪些功能?()
請論述譯碼器(Decoder)的工作原理及應(yīng)用
VHDL中的選擇(Case)語句用于根據(jù)輸入信號的值執(zhí)行不同的操作,類似于編程語言中的if語句。
Cadence/OrCAD PSpice中的元件屬性表用于設(shè)置元件的()。
Verilog HDL可以用于描述以下哪些元素?()
恒流源式差分放大電路中的恒流源在電路中起什么作用?
調(diào)節(jié)電路中哪些元器件的值可以改變階梯波的周期?
Quartus Ⅱ是一款用于什么類型的設(shè)計軟件?()
請簡要論述時序邏輯電路的工作原理及其在數(shù)字系統(tǒng)中的應(yīng)用。
當(dāng)功率放大電路輸出出現(xiàn)自激振蕩時,可以采取什么方式減小自激振蕩?