單項選擇題嵌套的IF語句，其綜合結果可實現(xiàn)（）。?
A.條件相與的邏輯
B.條件相或的邏輯
C.條件相異或的邏輯
D.三態(tài)控制電路
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題綜合是EDA設計流程的關鍵步驟，綜合就是把抽象設計層次中的一種表示轉化成另一種表示的過程；在下面對綜合的描述中（）是錯誤的。
A.綜合就是將電路的高級語言轉化成低級的，可與FPGA/CPLD的基本結構相映射的網表文件
B.為實現(xiàn)系統(tǒng)的速度、面積、性能的要求，需要對綜合加以約束，稱為綜合約束
C.綜合可理解為，將軟件描述與給定的硬件結構用電路網表文件表示的映射過程，并且這種映射關系不是唯一的
D.綜合是純軟件的轉換過程，與器件硬件結構無關
2.單項選擇題下列關于信號的說法不正確的是（）。
A.信號相當于器件內部的一個數據暫存節(jié)點。
B.信號的端口模式不必定義，它的數據既可以流進，也可以流出。
C.在同一進程中，對一個信號多次賦值，其結果只有第一次賦值起作用。
D.信號在整個結構體內的任何地方都能適用。
3.名詞解釋HDL
4.名詞解釋JTAG
5.單項選擇題下列4個VHDL標識符中正確的是：（）。
A、10#128#
B、16#E#E1
C、74HC124
D、X_16