單項(xiàng)選擇題組合邏輯電路任意時(shí)刻的穩(wěn)態(tài)輸出取決于()

A.該時(shí)刻的輸入信號(hào)
B.該時(shí)刻輸入信號(hào)和輸入信號(hào)作用前電路的狀態(tài)
C.輸入信號(hào)作用前電路的狀態(tài)
D.輸出信號(hào)


您可能感興趣的試卷

你可能感興趣的試題

3.單項(xiàng)選擇題選擇一組不正確的公式()

A.A+AB=A
B.A+B=B+A
C.AX0=0
D.A+A!*B=A

4.單項(xiàng)選擇題下列邏輯關(guān)系是與邏輯關(guān)系的是()

A.決定事件幾個(gè)條件有一個(gè)符合,這件事就發(fā)生
B.決定事件幾個(gè)條件全部符合,這件事就發(fā)生
C.條件不具備,事件發(fā)生;條件具備,事件不發(fā)生
D.事件和條件相反

5.單項(xiàng)選擇題下列表達(dá)式中,代表“或”邏輯的是()

A.F=A⊕B
B.F=A+B
C.F=A⊙B
D.F=(A*B)!

最新試題

?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()

題型:多項(xiàng)選擇題

?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。

題型:判斷題

?CD放大器的性能特征有()。?

題型:多項(xiàng)選擇題

已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。

題型:多項(xiàng)選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號(hào)均通過(guò)電容耦合進(jìn)行傳輸(注意圖中未畫(huà)出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:?jiǎn)雾?xiàng)選擇題

可以通過(guò)新增以下哪些類(lèi)型文件添加ChipScope調(diào)試IP核?()

題型:多項(xiàng)選擇題

?CG放大器的性能描述合理的是()。

題型:?jiǎn)雾?xiàng)選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。

題型:?jiǎn)雾?xiàng)選擇題

?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。

題型:多項(xiàng)選擇題

CD放大器具有較()的輸入電阻和較()的輸出電阻。?????

題型:?jiǎn)雾?xiàng)選擇題