單項選擇題?某放大電路在負載開路時，測得輸出電壓為5V，在輸入電壓不變的情況下接入3kΩ的負載電阻，輸出電壓下降到3V，說明該放大電路的輸出電阻為（）kΩ。?

A.1
B.2
C.3
D.4


您可能感興趣的試卷

最新試題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。

題型：單項選擇題

用作電壓放大器時，CS放大器不合適的參數(shù)為（）。?

題型：單項選擇題

CG放大器因其輸入電阻過小，因此沒什么用處。

題型：判斷題

?在verilogHDL的數(shù)字表達方式用，和十進制數(shù)127表示的數(shù)字相同的表達方式有（）。

題型：多項選擇題

MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???

題型：判斷題

CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。

題型：判斷題

?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）

題型：單項選擇題

?6位7段數(shù)碼管動態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時顯示各自對應的數(shù)字，控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）

題型：單項選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。

題型：單項選擇題

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。

題型：單項選擇題