A.正向偏置時(shí)導(dǎo)通，反向偏置時(shí)截止
B.反向偏置時(shí)無電流流過二極管
C.反向擊穿后立即燒毀
D.導(dǎo)通時(shí)可等效為一線性電阻
您可能感興趣的試卷
你可能感興趣的試題
A.正常
B.斷路
C.被擊穿
D.短路
A.阻當(dāng)層不變，反向電流基本不變
B.阻當(dāng)層變厚，反向電流基本不變
C.阻當(dāng)層變窄，反向電流增大
D.阻當(dāng)層變厚，反向電流減小
A.自由電子和空穴數(shù)目都增多，且增量相同
B.空穴增多，自由電子數(shù)目不變
C.自由電子增多，空穴不變
D.自由電子和空穴數(shù)目都不變
最新試題
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?verilog語法中，間隔符號(hào)主要包括（）。
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致，因此被稱為“源極跟隨器”。
CG放大器因其輸入電阻過小，因此沒什么用處。
?CS放大器中引入源極電阻RS，其作用有（）。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問該計(jì)數(shù)器至少需要多少位？（）