A.Dk
B.Df
C.Dp
D.Dr
您可能感興趣的試卷
你可能感興趣的試題
A.DDR2采用了支持1.8V電壓的SSTL-18電平標準
B.DDR2采用的是FBGA封裝
C.DDR2內(nèi)存可進行4bit預讀取
D.相對DDR,DDR2的功耗和發(fā)熱量更低
A.如果CPU掛兩片DDR2顆粒時拓撲建議采用對稱的T型結構,分支端靠近信號的接收端
B.串聯(lián)電阻靠近驅動端放置(5mm以內(nèi)),并聯(lián)電阻靠近接收端放置(5mm以內(nèi))
C.布局布線要保證所有地址、控制信號拓撲結構的一致性及長度上的匹配
D.地址、控制、時鐘線(遠端分支結構)的等長范圍≤200mil
A.布線時,時鐘線與其它線的間距要保證3W間距以上
B.數(shù)據(jù)線、地址線、控制線的間距要保證3W以上的間距
C.數(shù)據(jù)線內(nèi)、地址線內(nèi)、控制線內(nèi)保證2W線寬的間距
D.如果兩個信號層相鄰,要使相鄰兩層的信號走線正交
A.10,100
B.20,100
C.20,200
D.10,200
A.DDR的數(shù)據(jù)信號參考DQS選通信號,地址\控制信號參考CK\CK#差分時鐘信號,而SDRAM信號的數(shù)據(jù)、地址、控制信號是參考同一個時鐘信號
B.DDR的數(shù)據(jù)信號與選通信號分成多組,同組內(nèi)的數(shù)據(jù)信號參考同組內(nèi)的選通信號;地址、控制信號參考CK\CK#差分時鐘信號
C.DDR的數(shù)據(jù)信號參考的時鐘信號即DQS信號是上升沿和下降沿都有效,而SDRAM的時鐘信號只有在上升沿有效
D.DDR的數(shù)據(jù)信號通常分成幾組,如每8位數(shù)據(jù)信號加一位選通信號DQS組成一組,同一組的數(shù)據(jù)信號參考相同組內(nèi)的選通信號
最新試題
?制作PCB板,除了采用手動布線外,也可以采用什么布線方法?()
常見錯誤報告中出現(xiàn):Duplicate Component Designators …表示什么意思?()
覆銅的意義是什么?()
?電路原理圖時電子產(chǎn)品設計的基礎,原理圖中的電路主要由什么元素組成?()?
在導線連接方式時可以采用優(yōu)化方法,以下不屬于優(yōu)化方法的是()。
PCB繪制的前期準備工作包括()。
?當電路較為復雜,連線較為錯綜復雜時,除了采用網(wǎng)絡標號、總線和端口等優(yōu)化方法外,還可以采用什么樣的優(yōu)化方法?()
在繪圖中,可以利用快捷鍵改變導線的方向和轉角的方式,導線可以有哪些方向?()
?PCB元件封裝一般以PCB封裝庫的集合形式保存起來,PCB封裝庫文件的后綴為什么?()
單面板是最基本的PCB,繪制單面板所需要的電路板包括以下的哪些?()