問答題與組合電路相比,時序電路有何特點?
您可能感興趣的試卷
你可能感興趣的試題
最新試題
已知函數(shù)F(A,B,C,D)=(AB’)’+(C’D+B’C)’,則其最簡表達(dá)式為()。
題型:單項選擇題
邏輯函之間滿足()關(guān)系。
題型:多項選擇題
?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是()。
題型:單項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下,實現(xiàn)輸出,則輸入信號應(yīng)為()。
題型:單項選擇題
如圖所示,則F=()。
題型:多項選擇題
要使CMOS門輸入高電平,不能使用的方法為()。
題型:單項選擇題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
題型:多項選擇題
?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價的邏輯關(guān)系為()。
題型:單項選擇題
?如圖電路,描述正確的是()。
題型:單項選擇題
已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時,輸出F才為1,則X,Y與F的邏輯關(guān)系為()。
題型:單項選擇題