要使JK觸發(fā)器在時鐘脈沖作用下,實現(xiàn)輸出,則輸入信號應為()。
A.J=K=1
B.J=Q,K'=Q
C.J=Q,K=Q
D.J=Q,K=1
您可能感興趣的試卷
你可能感興趣的試題
如圖電路實現(xiàn)的邏輯函數(shù)是()。
A.F=W’X’Y’+W’YZ+WYZ+W’XYZ’
B.F=W’X’Y’+W’YZ+WY’Z+WXYZ’
C.F=∑(W,X,Y,Z)(0,1,3,7,8,13,14)
D.F=∑(W,X,Y,Z)(0,1,3,7,9,13,14)
?如圖所示電路論述正確的是()。
A.實現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1,校驗電路是否輸入偶數(shù)個1,當輸入偶數(shù)個1時輸出P=1
B.實現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1,產(chǎn)生了奇校驗位,如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個1
C.實現(xiàn)了P=B3⊕B2⊕B1⊕B0,校驗電路是否輸入偶數(shù)個1,當輸入偶數(shù)個1時輸出P=1
D.實現(xiàn)了P=B3⊕B2⊕B1⊕B0,產(chǎn)生了奇校驗位,如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個1
如圖所示,則F=()。
A.F=∑xyz(0,3,6,7)
B.F=∑zyx(0,3,6,7)
C.F=
D.F=
如圖,是151的電路設計,其中輸入端的使用了6個反相器,而實現(xiàn)邏輯功能應該可以省掉三個,為什么這么設計()。
A.為更方便的實現(xiàn)邏輯功能
B.降低輸入電流
C.提高151的帶負載能力
D.提高扇出能力
?如圖電路,描述正確的是()。
A.G_L是門控制信號,當G_L=0的時候,無論DIR為何值,B1和A1斷開
B.G_L是門控制信號,當G_L=1的時候,當DIR有效時,A1到B1單向?qū)?br/>C.G_L是門控制信號,當G_L=1的時候,當DIR有效時,B1到A1單向?qū)?br/>D.G_L是門控制信號,當G_L=0的時候,A1到B1雙向?qū)?/p>
最新試題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
如圖所示,則F=()。
?構成數(shù)字電路最基本的器件主要有()。
TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
CC4000系列的CMOS門電路不能直接接()系列的門電路。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是()。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當于()個內(nèi)部標準門級聯(lián)的延遲時間。
若n個變量的同或運算和異或運算結果相同,則n為奇數(shù)()
?十進制數(shù)22.37對應的二進制數(shù)是()。
如圖電路實現(xiàn)的邏輯函數(shù)是()。