A.倒相
B.邏輯乘
C.提高帶負(fù)載能力
D.提高抗干擾能力
您可能感興趣的試卷
你可能感興趣的試題
A.原子和中子
B.電子和空穴
C.電子和質(zhì)子
D.電子和離子
A.發(fā)射結(jié)正偏置,集電結(jié)反偏置
B.發(fā)射結(jié)正偏置,集電結(jié)正偏置
C.發(fā)射結(jié)反偏置,集電結(jié)正偏置
D.發(fā)射結(jié)反偏置,集電結(jié)反偏置
A.VD>0.5V,VD<0.7V
B.VD>0.7V,VD<0.5V
C.VD>0.7V,VD<0.7V
D.VD>0.5V,VD<0.5V
A.互非
B.對(duì)偶
C.相等
D.無任何關(guān)系
A.連續(xù)變化的
B.模擬
C.離散的
D.數(shù)字
最新試題
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來實(shí)現(xiàn)()。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
TTL與非門閾值電壓UT的典型值是()
具有“有1出0、全0出1”功能的邏輯門是()