A.1.04GB/s
B.2.08GB/s
C.4.16GB/s
D.8.32GB/s
您可能感興趣的試卷
你可能感興趣的試題
A.減少主機(jī)箱的體積
B.解決容量、價(jià)格、速度三者之間的矛盾
C.保存大量數(shù)據(jù)方便
D.操作方便
A.4
B.6
C.8
D.10
A.16
B.20
C.24
D.32
A.算術(shù)運(yùn)算結(jié)果
B.邏輯運(yùn)算結(jié)果
C.運(yùn)算類型
D.算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)
A.堆棧尋址方式
B.立即尋址方式
C.隱含尋址方式
D.間接尋址方式
最新試題
計(jì)算機(jī)的內(nèi)存儲(chǔ)器與外存儲(chǔ)器相比,內(nèi)存儲(chǔ)器(1)。內(nèi)存儲(chǔ)器可與CPU(2)交換信息。內(nèi)存儲(chǔ)器可分為(3)和ROM??瞻祝?)處應(yīng)選擇()
計(jì)算機(jī)的存儲(chǔ)器采用多級(jí)方式是為了()。
在高速計(jì)算機(jī)中,廣泛采用流水線技術(shù)。例如,可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段,不同指令的不同階段可以(1)執(zhí)行;各階段的執(zhí)行時(shí)間最好(2);否則在流水線運(yùn)行時(shí),每個(gè)階段的執(zhí)行時(shí)間應(yīng)?。?)??瞻祝?)處應(yīng)選擇()
在高速計(jì)算機(jī)中,廣泛采用流水線技術(shù)。例如,可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段,不同指令的不同階段可以(1)執(zhí)行;各階段的執(zhí)行時(shí)間最好(2);否則在流水線運(yùn)行時(shí),每個(gè)階段的執(zhí)行時(shí)間應(yīng)取(3)。空白(1)處應(yīng)選擇()
采用串行接口進(jìn)行七位ASCII碼的傳送,帶有一位奇校驗(yàn)位、一位起始位和一位停止位,當(dāng)波特率為9600波特時(shí),字符傳送速率為()。
控制器是構(gòu)成CPU的核心部件之一,它由多個(gè)硬件組成,而(1)不是構(gòu)成控制器的部件。目前cache已經(jīng)成為CPU的重要組成部分之一,在下面的關(guān)于cache的描述中,(2)是正確的??瞻祝?)處應(yīng)選擇()
在計(jì)算機(jī)中,保存當(dāng)前正在執(zhí)行的指令的寄存器為(1),存放當(dāng)前指令地址的寄存器叫(2)。在順序執(zhí)行指令的情況下(存儲(chǔ)器按字節(jié)編址,指令字長(zhǎng)32位),每執(zhí)行一條指令,使程序計(jì)數(shù)器自動(dòng)加(3)。算術(shù)邏輯運(yùn)算的結(jié)果通常放在(4)中??瞻祝?)處應(yīng)選擇()
在計(jì)算機(jī)中,保存當(dāng)前正在執(zhí)行的指令的寄存器為(1),存放當(dāng)前指令地址的寄存器叫(2)。在順序執(zhí)行指令的情況下(存儲(chǔ)器按字節(jié)編址,指令字長(zhǎng)32位),每執(zhí)行一條指令,使程序計(jì)數(shù)器自動(dòng)加(3)。算術(shù)邏輯運(yùn)算的結(jié)果通常放在(4)中??瞻祝?)處應(yīng)選擇()
CPU組成中不包括()。
某寄存器中的值有時(shí)是數(shù)值,有時(shí)又是地址,這只有計(jì)算機(jī)的()才能識(shí)別它。