最新試題
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
題型：單項(xiàng)選擇題
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
題型：單項(xiàng)選擇題
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
題型：多項(xiàng)選擇題
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
題型：單項(xiàng)選擇題
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
題型：單項(xiàng)選擇題
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
題型：多項(xiàng)選擇題
?CG放大器的性能描述合理的是（）。
題型：單項(xiàng)選擇題
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語句來進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
題型：單項(xiàng)選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。
題型：判斷題