問(wèn)答題
如圖所示的差分放大電路中,為了使輸入電壓為零時(shí),輸出電壓也為零,加入了調(diào)零電位器RP。已知β1=β2=50,uBE1=uBE2=0.7V,Rc=10kΩ,RS=1kΩ,RP=200Ω,Re=10kΩ,RL=0.15k,VCC=15v,VCC=-15v。
試求:差模輸入電阻Rid、輸出電阻RO及差模電壓增益AVd。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
題型:多項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:?jiǎn)雾?xiàng)選擇題
CG放大器因其輸入電阻過(guò)小,因此沒什么用處。
題型:判斷題
?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(huì)(),漏極交流電壓將會(huì)(),增益將會(huì)()。
題型:?jiǎn)雾?xiàng)選擇題
?CG放大器的性能描述合理的是()。
題型:?jiǎn)雾?xiàng)選擇題
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
題型:判斷題
?若某放大器的輸入信號(hào)為電壓信號(hào),輸出信號(hào)為電流信號(hào),則以下描述正確的有()。?
題型:多項(xiàng)選擇題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。
題型:?jiǎn)雾?xiàng)選擇題
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
題型:多項(xiàng)選擇題
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()
題型:?jiǎn)雾?xiàng)選擇題