A.定時(shí)器/計(jì)數(shù)器
B.并行
C.串行
D.中斷控制器
您可能感興趣的試卷
你可能感興趣的試題
A.程序控制I/O
B.中斷驅(qū)動(dòng)I/O
C.DMA方式
D.存儲(chǔ)器訪問方式
A.IRR
B.ISR
C.IMR
D.DAC
A.RAM
B.ROM
C.CPU
D.RAM和ROM
A.8，512
B.512，8
C.18，8
D.19，8
A.DRAM
B.SRAM
C.閃速存儲(chǔ)器
D.EPROM
最新試題
為了節(jié)省地址空間，將數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口對(duì)應(yīng)同一個(gè)端口地址。但是，狀態(tài)端口和控制端口不常用同一個(gè)端口地址。
已知BX的內(nèi)容為無符號(hào)數(shù)1234H，執(zhí)行程序SHL BX,1后，BX的內(nèi)容為2468H。
8086系統(tǒng)采用存儲(chǔ)器分體結(jié)構(gòu)，偶地址數(shù)據(jù)由數(shù)據(jù)線（）傳送，奇地址數(shù)據(jù)由數(shù)據(jù)線（）傳送。
CPU執(zhí)行存儲(chǔ)器讀寫指令都有固定的時(shí)序，存儲(chǔ)器的速度與CPU不匹配，也可保證CPU讀寫存儲(chǔ)器的準(zhǔn)確性。
輸入還是輸出所用到的地址總是對(duì)端口而言的，也是對(duì)接口部件而言的。
下列各項(xiàng)可作為中斷源的是（）。
8086CPU段基址來源于CS、DS、SS、ES、IP。
中斷系統(tǒng)的目的包括下列的（）。
主要用于將二進(jìn)制數(shù)的某些位置1的位操作指令是（）。
（）主要用于將二進(jìn)制數(shù)的某些位求反。