單項(xiàng)選擇題關(guān)于PN結(jié)正偏說法正確的是()。
A.P端電位高,N端電位低
B.N端電位高,P端電位低
C.P端與N端電位相同
D.P、N兩端電位高低不確定
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題雜質(zhì)半導(dǎo)體體現(xiàn)了半導(dǎo)體的()性。?
A.光敏
B.熱敏
C.摻雜
D.導(dǎo)電
2.單項(xiàng)選擇題本征激發(fā)體現(xiàn)了半導(dǎo)體的()特性。
A.光敏性
B.熱敏性
C.摻雜性
D.光敏性和熱敏性
3.單項(xiàng)選擇題在熱力學(xué)零度時(shí),本征半導(dǎo)體相當(dāng)于()。?
A.導(dǎo)體
B.超導(dǎo)體
C.絕緣體
D.半導(dǎo)體
4.單項(xiàng)選擇題在室溫下,本征半導(dǎo)體中的載流子數(shù)目()。
A.很多
B.較多
C.較少
D.極少
5.單項(xiàng)選擇題在電子器件中,用的最多的半導(dǎo)體材料是硅,其原子序號(hào)為()。?
A.4
B.14
C.24
D.32
最新試題
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
題型:判斷題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
題型:多項(xiàng)選擇題
當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()
題型:多項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項(xiàng)選擇題
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
題型:單項(xiàng)選擇題
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
題型:多項(xiàng)選擇題
CG放大器因其輸入電阻過小,因此沒什么用處。
題型:判斷題
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
題型:單項(xiàng)選擇題
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長時(shí)間?()
題型:單項(xiàng)選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。
題型:多項(xiàng)選擇題