文氏電橋振蕩電路如下圖所示。
（1）請(qǐng)?jiān)趫D中標(biāo)出運(yùn)算放大器A兩個(gè)輸入端的正、負(fù)極性；
（2）估算滿足起振條件時(shí)電阻R1至少應(yīng)為多少？
（3）設(shè)運(yùn)放A具有理想的特性，若要求振蕩頻率為480Hz，試計(jì)算R的阻值。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?CS放大器中引入源極電阻RS，其作用有（）。?
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致，因此被稱為“源極跟隨器”。
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí)，使用一條語(yǔ)句來(lái)進(jìn)行描述assign out1=（sel &b）∣（~sel &a），這條語(yǔ)句對(duì)應(yīng)的是（）。
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0，D1電平可能分別為（）。
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對(duì)應(yīng)的數(shù)字，控制數(shù)碼管位選信號(hào)的動(dòng)態(tài)掃描時(shí)鐘信號(hào)頻率約為多少？（）
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。