最新試題

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。

題型:?jiǎn)雾?xiàng)選擇題

?如圖所示電路論述正確的是()。

題型:多項(xiàng)選擇題

?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是()。

題型:?jiǎn)雾?xiàng)選擇題

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候,當(dāng)輸入10時(shí),輸出為()。

題型:?jiǎn)雾?xiàng)選擇題

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是()。

題型:多項(xiàng)選擇題

?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是()。

題型:?jiǎn)雾?xiàng)選擇題

電路結(jié)構(gòu)如圖所示,該電路是()。

題型:?jiǎn)雾?xiàng)選擇題

已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時(shí),輸出F才為1,則X,Y與F的邏輯關(guān)系為()。

題型:?jiǎn)雾?xiàng)選擇題

?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價(jià)的邏輯關(guān)系為()。

題型:?jiǎn)雾?xiàng)選擇題

要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。

題型:?jiǎn)雾?xiàng)選擇題