單項(xiàng)選擇題要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
A.和使用端連接在一起
B.接高電平
C.通過小電阻接低電平
D.懸空
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題要使CMOS門輸入高電平，不能使用的方法為（）。
A.通過電阻接地
B.通過電阻接電源
C.直接接高電平
D.不確定
2.單項(xiàng)選擇題輸出端不能直接線與的門電路有（）。
A.OC 門
B.三態(tài)門
C.傳輸門
D.普通CMOS門
最新試題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
題型：?jiǎn)雾?xiàng)選擇題
輸出端不能直接線與的門電路有（）。
題型：?jiǎn)雾?xiàng)選擇題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
題型：?jiǎn)雾?xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有（）。
題型：多項(xiàng)選擇題
如圖所示，則F=（）。
題型：多項(xiàng)選擇題
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
題型：多項(xiàng)選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：?jiǎn)雾?xiàng)選擇題
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）
題型：判斷題