判斷題555時(shí)基電路可用作：脈沖發(fā)生器、方波發(fā)生器、單穩(wěn)態(tài)多諧振蕩器、雙穩(wěn)態(tài)多諧振蕩自由振蕩器、內(nèi)振蕩器、定時(shí)電路、延時(shí)電路、脈沖調(diào)制電路、儀器儀表的各種控制器電路及民用電子產(chǎn)品、電子琴、電子玩具等。
您可能感興趣的試卷
最新試題
?數(shù)字頻率計(jì)設(shè)計(jì)中的測頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
題型：單項(xiàng)選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
題型：判斷題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
題型：單項(xiàng)選擇題
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
題型：多項(xiàng)選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項(xiàng)選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
題型：多項(xiàng)選擇題
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對應(yīng)的數(shù)字，控制數(shù)碼管位選信號的動(dòng)態(tài)掃描時(shí)鐘信號頻率約為多少？（）
題型：單項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：單項(xiàng)選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項(xiàng)選擇題